Die Machbarkeit einer HDI-Leiterplatte hängt von Lagenarchitektur, Mikrovia-Spannen, Build-up-Sequenz, Materialsystem, Registrierung, Feinleiterführung, Impedanz und Bestückungsschnittstellen ab. Shenzhen Benchuang Precision Electronics Co., Ltd. bestätigt Fertigungsweg, Merkmalsgrenzen und Qualifikationsnachweise erst nach Prüfung der freigegebenen Projektdaten.
Eine High-Density-Interconnect-Leiterplatte (HDI) nutzt Mikrovias, feine Leitergeometrien, kleinere Fangpads oder sequentielle Build-up-Strukturen, um die Verbindungsdichte zu erhöhen. Der Nutzen hängt vom vollständigen Layout, Lagenaufbau, Materialsystem, den Signalanforderungen, der Bestückungsschnittstelle und dem Qualifikationsplan ab. HDI reduziert nicht automatisch die Lagenzahl und garantiert weder elektrische Eigenschaften noch Zuverlässigkeit.
Die freigegebene Spezifikation sollte Lagenarchitektur, Build-up-Stufen, Mikrovia-Spannen, Enddicke, Materialfamilie, Kupfergewicht je Lage, Oberfläche und Lötstopplack definieren. Anforderungen an kontrollierte Impedanz, Einfügedämpfung, Strom, Wärme, Mechanik oder Vorschriften sind ebenfalls anzugeben. Vorgeschlagener Aufbau und Fertigungsweg werden erst nach Prüfung des vollständigen Lagenaufbaus, der Bohrdaten und Designdateien bestätigt.
Blinde, vergrabene, versetzte, gestapelte oder Skip-Mikrovias sowie Via-in-Pad-Strukturen stellen unterschiedliche Anforderungen an Laminierung, Bohren, Metallisieren und Füllen. Die technische Prüfung umfasst Lagenspanne, Dielektrikumsdicke, Lasermerkmal und Endmaße, Fangpads, Restringe, Aspektverhältnis, Kupferdicke, Füll- oder Abdeckvorgaben sowie den Abstand zu anderen Vias und Leitern. Merkmalsgrenzen hängen von der vollständigen Kombination ab, nicht von einem Nenndurchmesser.
Jede Build-up- und Laminierungsstufe beeinflusst Lagenpassung, Harzfluss, Dielektrikumsdicke, Kupferbalance und Maßänderung. Registriertoleranzen und Kompensation sind von gewählten Materialien, Nutzenformat, Kupferverteilung und Anzahl der Prozesszyklen abhängig. Die Sequenz ist vor der Werkzeugerstellung zu prüfen, da eine Änderung der Via-Spanne oder Lagenbeziehung den gesamten Prozessweg verändern kann.
Die Verdrahtungsdokumentation sollte kritische Leiterbreiten und -abstände, Padgeometrie, differentielle oder unsymmetrische Impedanzziele, Toleranzen, relevante Lagen und Referenzebenen angeben. Die Leitergeometrie wird zusammen mit Dielektrikums- und Kupferdicke, Lötstopplack, Oberfläche und Materialeigenschaften nach dem angegebenen Prüfverfahren des Lieferanten bewertet. Bei Bedarf kann der Qualitätsplan Lagenaufbaufreigabe, Coupon-Auslegung und Messdokumentation festlegen.
Via-in-Pad- und Feinraster-Bauteilschnittstellen können definierte Füllung, Abdeckung, Planarität, Padoberfläche, Maskenregistrierung und Sauberkeit erfordern. Der Qualitätsplan kann, sofern spezifiziert, elektrische Prüfung, automatische optische Inspektion, Maß- und Sichtprüfung, Schliffbildbewertung, Röntgenprüfung, Impedanzmessung und Materialdokumentation umfassen. Thermische Belastungs- oder Baugruppenqualifikation erfordert vereinbarte Prüflinge, Bedingungen, Überwachung und Ausfallkriterien.
Shenzhen Benchuang Precision Electronics Co., Ltd. prüft Gerber-, ODB++- oder IPC-2581-Daten, NC-Bohr- und Laserdaten, Lagenaufbau, Fertigungs- und Mechanikzeichnungen, Mikrovia- und Füllanforderungen, Impedanztabellen, Stückzahlen sowie optionale Bestückungsdaten für kundenspezifische HDI-Leiterplatten. Werkstoffe, Fertigungsweg, Merkmalsgrenzen, Inspektion, Qualifikationsnachweise, Verpackung und Lieferplan werden vor der Fertigung für das konkrete Design bestätigt.
